This is an old revision of the document!
- Name:
- Flipdot
- Beschreibung:
-
Die Flipdotmatrix die uns zukam in Betrieb nehmen
- Source:
- http://--
- Lizenz:
- --
- Beteiligt:
- sepi, jan, lilafisch, martin
- Termine:
- termine
- Status:
- planung, reverse engeneering
- Kategorie:
- Hardware
- Verwandtes:
- Display, Schaufenster
Wir haben eine Flipdotmatrix.
- 198 schwarze und 4 blaue Panele mit jeweils 16×20 Pixeln
- Steuerplatine: 10 8-Stufe Schieberegister (80 bit) 74HC_HCT4094
- Normalbetrieb am 'Tafelrechner': 23V, 0.2A → 0.5 Watt
- Einmal komplettes Durchschieben: 1.6A fuer ca. 2 Sekunden → 74 Joule, 37 Watt
Geometrie
- Ein Panel, das kleinste Element besteht aus einem Rechteck von 20×16 (BxH) Pixeln.
- Eine Spalte besteht aus 11 Zeilen, also 11 Panels übereinander und 18? Spalten: 18×11 (BxH).
Pinbelegung
04:18 < x5444> pin 1 ist durchverbunden, kann man wohl am abschluss für nen rückkanal nutzen, so dass man die anzahl der segmente zählen kann
04:18 < x5444> pin 2 ist dateneingang für die zeilen (also die seite mit 20 pixeln)
04:18 < x5444> pin 3 ist die strobe
04:18 < x5444> pin 4 und 5 sind die OEs
04:19 < x5444> pin 6 ist takteingang für die spalten (also die seite mit 16 pixeln)
04:19 < x5444> pin 7 ist takt für die zeilen
04:19 < x5444> pin 8 ist daten für die spalten
04:20 < x5444> pin 9 ist der ausgang des zweiten nichtinvertierten schieberegisters für die spalten auf der input seite (dem flachband kabel), auf der buchse unbelegt
04:21 < x5444> pin 10 und 11 sind ein wenig komisch, die sind jeweils ein bestimmter pegel (hab ich grad nicht im kopf) sobald an einer der steuerplatinen in der kette die matrix die tatsächliche display-einheit verbunden ist
04:21 < x5444> pin 12 bis 20 ist ground
Vorschlag fuer HW
Man nimmt ein kleines FPGA, und etwas RAM(z.B. im FPGA enthalten) und hat einen Prozess,
der die Daten zu den Schieberegistern schreibt. Der Pin9 sollte zum Prueflesen benutzt werden.
Nun teilen wir den RAM in 2 Bildschirmspeicher ein:
Einer der Speicher wird angezeigt, und der andere kann geladen werden.
Ein Toggle-Bit im config-Register des FPGA schaltet zwischen Bildschirmspeicher und Vorbereitungs-
Speicher um. Bei Flankenwechsel des Speicherschalt-Bits wird der Update-Prozess ausgeloest.
Insgesamt kann man das Verhalten wie bei den grafikfaehigen Industrie-Displays LCD gestalten, sodass
man vorhandene Linux-Treiber fuer den Druckerport/USB nutzen kann.
Von der Ansteuerungsseite aus wird man z.B. 2 Addressen sehen, mit 8bit breiten Daten.
Adresse 1 ist config register:
7 6 5 4 3 2 1 0
Beschreibung:
M a d e e
e d a r r
m d t r r
_ r a o o
b s s r r
u t t _ _
f r r c f
t _ _ l l
o f f e a
g r r a g
g a a r
l m m
e e e
b b
u u
f f
f f
W W W w r r r r
Die unteren bits sind fuer status etc.
Wenn error-flag gesetzt, bringt ein read vom
dataport den errorcode
wenn error-flag nicht gesetzt, bringt read vom
data port, den zuletzt mit addresse selektierten
ram_inhalt.
Also haben wir eine Address-Select-Leitung
und eine 8-bit-Datenleitung fuer den hackerport
Rambedarf ist Pixelzahl zweimal. Sollte ausreichend
im FPGA drin sein.
Mein Vorschlag waere ein kleines automotive-fpga von actel.
Was meint Ihr?
luja